

# 厳密性緩和型計算のためのS/Wマシンモデルを用いた低コスト評価環境の提案

株式会社 日立製作所

濱本真生

masaki.hamamoto.qg@hitachi.com

## 開発における問題点

H/Wのエラーを許容し、論理的な正しさを保証しない計算機システムの検討において、H/Wのエラーを詳細に表現しつつ、解精度および計算性能を評価するためには、従来評価方式では精度不足、又は時間的、金銭的コストが膨大であった。

## 手法・ツールの提案による解決

評価方式に仮想マシン概念を導入し、H/Wのコンポーネントモデルとエラーモデルを仮想マシンに組込む。これにより、計算機システムの詳細なH/Wエラーとその影響を表現しつつ、評価に必要な時間的、金銭的コストを大幅に削減する。


## S/Wマシンモデル・レベルSimulationの提案

### ■従来評価方式の課題

方式	方法	利点	欠点
プログラムSIM	アプリコードに直接エラー記述したSIM	低コスト	低精度
H/W設計SIM	H/W記述言語を用いたSIM	高精度	高コスト 50M
実機SIM	FPGA, チップ試作による測定	高精度	高コスト 50M~

キャップ大

### ■S/Wマシンモデル・レベルSIMのエラー表現空間





### ■S/Wマシンモデル・レベルSIM

- ・プログラムSIMとH/W設計SIMの中間特性
- ・CPUエミュレータはオープンソースあり(コスト"0")

## 評価ツール性能

- ・プログラムSIMでは表現できない停止エラーを表現可能(高精度)
- ・キャッシュメモリなど任意コンポーネント追加可能
- ・命令数計測により電力見積り可能
- ・その他モニタリングにより性能プロファイリング可能




## 評価方式の比較

- ・プログラムSIMより高精度
- ・H/W設計SIMより圧倒的低コスト

評価レベル	故障※ 表現力	H/W 表現力	精度	変更 容易性	評価 時間	工数 (人月)	コスト (¥)
プログラムSIM	T: ×, V: ○	×	×	○	s	0.5	0.1M
命令SIM	T: ×, V: ○	△	△	○	min	1	0.1M
レジスタ転送SIM	T: ×, V: ○	○	○	×	day	10	50M
ゲートSIM	T: ○, V: ○	○	○	×	month	20	100M
FPGA	T: ○, V: ○	○	○	×	s	20~	50M~
LSI試作	T: ○, V: ○	○	○	×	s	100~	100M~

※T:タイミング故障, V: 値故障



## 今後の予定

- ・FPGA実装評価との精度比較による提案評価ツールの妥当性検証